三星目下感到很慌。

并不是自家的三星手机卖不动了，而是在存储阛阓份额依旧保执率先的情况下，被另一家韩国厂商在本事上不休卓越。

据韩媒音尘，近日 SK 海力士告示已驱动量产全球首款 321 层 1Tb TLC NAND 闪存，该家具通过垂直堆叠 321 层存储单位，每个单位可存储 3 比特数据，达成了 1Tb 的总容量，新家具的数据传输速率较上一代普及 12%，读取性能提高 13%，况兼数据读取的电力恶果普及向上 10%。

值得端庄的是，这一程度还是快于业内 NAND 龙头三星，SK 海力士关联东说念主士示意："通过 321 层 NAND，咱们磋商积极反馈东说念主工智能（AI）低功耗高性能的新兴阛阓，冉冉扩人人具应用范围。"

这一音尘马上在存储业界激发了热议，从 DRAM 到 HBM，再到 NAND，三星一再过时于海力士，这位巨头尽心操办三十余年的存储帝国，简直要濒临一场坍塌了吗？

HBM 过时

先是目下业界最热的 HBM，毫无疑问，SK 海力士无论是阛阓份额照旧本事鼓动，齐遥遥率先于三星。

HBM 的历史不错讲究到十多年前，AMD 在收购 ATI 后，驱动研究更先进的显存本事，其时的 GDDR 堕入到了内存带宽和功耗抑止的瓶颈，而 AMD 就盘算推算用先进的 TSV 本事打造立体堆栈式的显存颗粒，让"平房"进化为"楼房"，通过硅中介层让显存齐集至 GPU 中枢，终末封装到一说念，达成显存位宽和传输速率的普及。

其时 AMD 的逢迎伴伴即是 SK 海力士，经过多年研发后，两家厂商长入推出了初代 HBM 家具，这一家具也被定为了 JESD235 行业设施，初代 HBM 的责任频率约为 1600 Mbps，漏极电源电压为 1.2V，芯片密度为 2Gb（4-hi），带宽达 4096bit，远超 GDDR5 的 512bit。

新本事的出身并非一帆风顺，AMD 后续在消费端显卡里取消了 HBM 显存，而海力士也莫得因为这一新内存设施而赚钱，此时三星却找到了契机，通过这一通用的行业设施，三星成为了英伟达 Tesla P100 显卡中 HBM2 显存的供应商，这也成了三星的高光时刻之一。

但三星在 HBM 上的上风并未保执多久，2021 年 10 月，海力士率先量产 HBM 的第四代家具—— HBM3，戒指目下，SK 海力士险些包揽了英伟达的 HBM3 的供应，也曾更快量产 HBM2 的三星，却还莫得显然的 HBM3 的供应施展。

问题出在了那处呢？

正本在 HBM 这项本事上，三星和 SK 海力士各自继承不同的封装方法。SK 的遴荐是回流焊成型底部填充 ( MR-MUF ) 方法，在烤箱中同期烘烤通盘层，而三星则继承了热压缩非导电膜 ( TC NCF ) 本事，在每层之间用薄膜堆叠芯片。

SK 海力士的 MR-MUF 本事可一次性封装多层 DRAM。在 DRAM 下方，灵验于齐集芯片的铅基"凸块"，MR 本事波及加热并同期溶化通盘这些凸块以进行焊合。齐集通盘 DRAM 后，将扩展称为 MUF 的工艺来保护芯片，通过注入一种以出色的散热性而有名的环氧密封化合物来填充芯片之间的间隙并将其封装起来，然后通过施加热量和压力使组件变硬，从而完成 HBM。SK 海力士将此历程描摹为"像在烤箱中烘烤通常均匀地施加热量并一次性粘合通盘芯片，使其康健而高效。"

三星的 TC NCF 被称为"非导电薄膜热压"，与 MR-MUF 略有不同。其每次堆叠芯短暂，齐会在各层之间扬弃一层非导电粘合膜。该膜是一种团员物材料，用于将芯片彼此结巴，并保护齐集点免受冲击。三星冉冉裁汰了 NCF 材料的厚度，将其降至 12 层第五代 HBM3E 的 7 微米 ( µm ) 。三星示意："这种方法的优点是不错最大限制地减少跟着层数增多和芯片厚度减小而可能发生的翘曲，使其更稳健构建更高的堆栈。"

但三星显然出现了判断诞妄，TC NCF 远不如 MR-MUF 来得康健，据国外分析师示意，三星 HBM3 芯片的分娩良率约为 10%~20%，而 SK 海力士的 HBM3 良率可达 60%~70%。

韩国业内东说念主士示意："三星似乎在用于 HBM 封装的 TC-NCF 工艺中濒临产能问题，只是因为他们在内存半导体鸿沟的主导地位，就合计他们的本事天生就适用，这种念念法还是过时了。三星的 HBM3E 样品的功耗是 SK 海力士的两倍多，这些问题导致东说念主们月旦其性能联系于功耗太低。"

尽管三星还是在起劲处置我方 HBM 芯片的过热问题了，但戒指目下为止，三星所分娩的 HBM3E 还莫得负责插足英伟达的供应链，据彭博社 24 日报说念，英伟达首席扩展官黄仁勋示意，为了批准三星电子的供货，正在尽快进行责任，正在计算 HBM3E 8 层堆叠和 12 层堆叠齐吸收供货的决议。

而与之酿成显然对比的，是 SK 海力士的 HBM3E 早已成为英伟达指定供应商，不出不测的话，B200 芯片首批出货只会使用 SK 海力士的 HBM。

DRAM 折戟

尔后是存储行业的主心骨—— DRAM，三星也出现了缺欠。

三星以前在 DRAM 鸿沟独步全球的原因很简便，即是把微缩工艺本事作念到了遥遥率先。DRAM 微缩工艺的进攻性在于它径直影响家具质能。跟着电道路宽的松开，DRAM 的集成度提高，从而普及了性能和电源恶果。这意味着电子开发的反馈速率更快，电板糜费更少。此外，跟着不错从一块晶圆上制造的半导体数目增多，分娩恶果也得到了提高。

DRAM 微缩工艺从 30 纳米、20 纳米冉冉演进到 10 纳米，三星电子在此历程中一直占据压倒性上风。10 纳米级 DRAM 按 1x（第一代）-1y（第二代）-1z（第三代）-1a（第四代）-1b（第五代）的轨则分娩。三星早在 2016 年第一季度就告示率先量产 10 纳米级 1x 工艺，而 SK 海力士和好意思光则险些晚了整整一年才驱动量产，从 10 纳米级的 1x 到 1z，三星齐是不必置疑的第一，从本事和阛阓上齐对另外两家酿成了碾压之势。

但是变数就出目下了第四代上，2021 年 1 月，好意思光告示率先量产 10 纳米级第四代（1a）DRAM，改变了过往三星具备豪阔总揽力的口头。跟着 DRAM 插足 10 纳米级工艺，微缩本事难度大幅增多，以前通过更动氟化氩（ArF）光刻开发来鼓动的微缩工艺已达到极限，从 2022 年驱动，大众大齐合计三星、SK 海力士和好意思光的 DRAM 本事内容上已处于销亡水平线上，

在氟化氩开发达到极限的现阶段，极紫外（EUV）光刻开发登上了舞台，看成讹诈极紫外光在芯片上描摹超渺小电路的下一代半导体分娩开发，其被视为打破现存开发本事限制的替代决议。

在 10 纳米级第四代开发工艺中，三星和 SK 海力士率先引入了 EUV 光刻本事，而好意思光的作念法稍有不同，它继承了传统光刻开发进行屡次微弱电路描摹的"多重图案化"本事，从而更快地达成了微缩工艺调度。尽管这种方法不需要完全改变现存口头，但由于需要屡次描摹电路，也会带来工艺设施增多，分娩恶果下降等问题。

三星电子在 10 纳米级第四代时微缩工艺调度速率变慢的原因，被分析合计是研发组织的官僚化和 EUV 工艺调度中的查验格外等多种身分共同作用的收场。三星电子的一位高层东说念主士讲解说："在微缩工艺插足 10 纳米级时，芯片瞎想和分娩的复杂性增多，而料理层在赢得下一代本事方面显得过于自重，尽头是 EUV 开发在优化 DRAM 分娩上破耗了异常长的时分。"

尽管在本年 5 月，三星成为第一家驱动分娩第五代 10nm ( 1b ) DDR5 DRAM 的内存制造商，比 SK Hynix 提前 10 天，但这种率先并未保执多久。

SK 海力士在本年 8 月底示意，还是开发出第六代 10 nm（1c）16Gb DDR5 DRAM，成为第一家达成这一办法的内存制造商，率先于国内竞争敌手三星，其示意，将于来岁驱动供应其最新款 DRAM。

关于三星来说，HBM 大约是一个小小的失利，而 DRAM 的过时似乎还是敲响了警钟。

NAND 露怯

终末是 NAND，三星也输给了 SK 海力士

在 SK 海力士量产 300 层 NAND 前，NAND 业界最高堆叠层数为 200 多层，而由它率先推出 300 层家具的音尘，让三星里面感受到了危险感。

值得一提的是，最早将 NAND 单位从水平罗列转为垂直堆叠的本事恰是由三星电子在 2013 年推出的" V-NAND "。自那以后，NAND 行业便以堆叠层数的普及看成本事竞争的设施。一位三星电子里面东说念主士示意："在上一代家具中，咱们曾通过调养量产准备的评价基准或要求，努力霸占首发开发时点，但如今面对 SK 海力士日益增强的本事实力，这也变得不易。"

以前几年时分，三星、SK 海力士、好意思光一直在 NAND 伸开竞争。好意思光于 2021 年头先于三星、SK 海力士量产 176 层 NAND 闪存，并于 2022 年底率先商用化 232 层家具，一度被评价具有本事上风。不外，在 2023 年 5 月分娩出全球首款 238 层家具后，SK 海力士以先发 300 层家具的口头，在三大存储公司中占据率先地位。另一方面，三星电子预测将跳过 300 层 NAND 闪存，专注于 400 层 NAND。

特兴致的是，天然以前 NAND 闪存相较于 DRAM 在 AI 阛阓的红利中所获未几，但近期情况发生了变化。为了支执数据中心的 AI 计较，对快速且高性能的固态硬盘（SSD）的需求马上增多，企业级 SSD（eSSD）成为增长热门，其需求量正马上靠拢 HBM 的水平。SK 海力士正成为 AI 驱动 NAND 需求增长的最大受益者之一，2023 年第三季度，SK 海力士的 eSSD 销售额同比增长了 430%，占其举座 SSD 销售额的 60%。

SK 海力士正在加快扩展以 eSSD 为中枢的 NAND 竞争力。最近，SK 集团会长崔泰源接任 SK 海力士子公司 Solidigm 的董事会主席。Solidigm 是独一达成四阶单位（QLC）NAND 量产的企业，并引颈着 eSSD 的供应。QLC 每个存储单位可容纳 4 比特数据，具有更高的容量恶果，因此被合计是知足 AI 数据中心高容量需求的理念念遴荐。

韩国业内东说念主士指出：" AI 数据中心比 PC 和挪动开发更需要高容量和高速率的存储开发。天然 SSD 性能优于 HDD，但价钱一直是门槛，而基于 QLC 的家具因其在容量和老本恶果上的上风，正受到 AI 数据中心的爱好。"

关于三星来说，NAND 是必须守住的终末防地。一直稳居存储行业龙头的三星，正因 AI 带来的行业变化，先后在 HBM 和 DRAM 阛阓中被"多年老二" SK 海力士追逐致使卓越。在 HBM 阛阓，SK 海力士已完全占据最大客户英伟达的订单；而不才一代 DRAM（D1c）量产竞赛中，SK 海力士也被合计稍占上风。

一位业内东说念主士示意："要是继 DRAM 和 HBM 之后，连 NAND 鸿沟也被三星允许 SK 海力士追逐得胜，那么关于 SK 海力士来说，将酿成记号性兴致兴致的‘三连击’。尽管目下三星的阛阓份额仍然遥遥率先，但 SK 海力士依托快速增长的 eSSD 阛阓，有可能马上松开这一差距。"

至于三星的 400 层 NAND，距离量产还有异常长一段时分。据了解，三星磋商于 2026 年推出被视为" AI 时间必备半导体"的"大容量、高散热"新式家具—— BV NAND 闪存（Bonding Vertical NAND Flash）。

这一新主见家具结合了三星在 2013 年全球开创的 V NAND 本事（通过垂直堆叠存储单位以最大化容量）和新式接合（Bonding）本事，不错达成向上 400 层的垂直堆叠。

凭证《韩国经济日报》28 日获取的三星存储半导体开发磋商，DS 部门磋商于 2026 年驱动分娩 400 层以上堆叠的 BV NAND。目下，NAND 闪存在一派晶圆上瞎想有负责抑止的外围电路（Peripheral Circuit），在其上方最多堆叠 286 层存储单位。然则，由于在单位堆叠历程中下方外围电路的损坏及散热智力下降，难以进一步增多堆叠高度。

三星示意，其继承了一种新式键合本事：先完成存储单位的堆叠，再将另一派晶圆上制造的外围电路接合到单位之上，这一本事将大幅普及家具的性能和康健性。

三星鼎力宣传我方的 400 层 NAND 已在路上，但目下在堆叠上的过时还是酿成，就怕短时老实难以搭救。

前所未有大变革

面对三大本事的过时，三星又驱动了大刀阔斧的改革。

据韩媒报说念，三星在 11 月 27 日对其半导体部门引导层进行了大鸿沟调养，任命了内存和代工业务的新负责东说念主，同期保执了副会长郑英贤和韩宗熙的双重引导地位。这些变动是公司为普及全球芯片阛阓竞争力而进行的 2025 年度高管换届的一部分。

这次三星东说念主事调养包括两位高管晋升为总裁，另外七东说念主被任命到新岗亭。负责开发处置决议（DS）部门的副会长郑英贤将径直监管内存业务，接替总裁李正培。郑英贤将在七年后重返这一变装，上一任内存部门引导职务是在 2017 年。

濒临繁重的代工业务在阅历了数次季度亏空后，将由前开发处置决议好意思国公司总裁兼扩展副总裁韩晋满引导。韩晋满这次晋升为总裁，领有丰富的 DRAM 和 NAND 闪存瞎想以及芯片部门战术营销训戒。

为普及代工部门的竞争力，三星开发了新的首席本事官（CTO）职位，并任命前 FAB 工程与运营总裁南锡宇担任该职务。南锡宇是半导体工艺开发和制造人人，曾引导三星半导体研发中心的通盘内存家具的工艺开发。

三星电子半导体本事负责东说念主近日示意，对现时三星电子股价的下降施展出信心，合计"只需一年时分便可规复"。他还强调，下一代 DRAM 和 NAND 闪存本事正按磋商鼓动，不会出现任何延误。据悉，三星电子最快将在 27 日进行料理层调养，业界关注这次调养是否会对半导体部门（DS 部门）进行大幅度东说念主事更迭。

值得一提的是，三星电子开发处置决议（DS）部门首席本事官（CTO）宋在赫日前边向半导体研究所职工还进行了料理近况诠释会。他示意："在暗里阵势，经常有东说念主问起三星电子的股价，我亦然这么回话的。"半导体研究所是三星电子 DS 部门的中枢构成部分，专注于下一代半导体器件结构与工艺本事的研发，被视为研发的"大脑"。

宋在赫的发言线路了对获胜鼓动下一代本事开发的信心。他指出，用于下一代家具 10 纳米（nm，十亿分之一米）以下 DRAM 的中枢本事正在稳步开发中。业界无为以电道路宽看成评判 DRAM 性能的设施。现时商用的 DRAM 家具为 10 纳米级本事，已阅历第一代、第二代和第三代的本事演进。

然则，当 DRAM 的电道路宽小于 10 纳米时，现存结构难以打破微缩化极限，因此需要引入新结构（如 VCT）以及复古该结构的中枢本事。尤其在 10 纳米以下本事中，存储数据的单位被瞎想为垂直结构是其权臣特质。宋 CTO 本日所说起的"低温结本事"和"接合本事"恰是支执新结构的代表性要津本事。

他示意："低温结本事和接合本事的开发均按照本年设定的时分表获胜鼓动。"结（Junction）指的是两种具有不同性情的半导体材料结合的界面。无为情况下，制造结时需要对接合部位进行高温处理，雷同于将新砖块镶嵌坚忍的砖墙结构时需要加热砖墙以创造谬误。然则，在垂直单位结构中，高温可能会损坏已完成层的电路或器件，因此低温本事具有上风。此外，由于单位继承垂直堆叠，齐集凹凸晶圆的接合本事也成为要津。

宋在赫还对 NAND 闪存本事示意了信心。他强调，下一代 NAND 家具 V10 的开发也将按办法性能和时分表鼓动。

关于如今的三星来说，只可靠力争上游来弥补还是酿成的差距。

写在终末

需要端庄的是，三星天然不是全面过时，看成和一度和英特尔平起平坐的芯片巨头，照旧有些压箱底的本事在的。

举例，在本年 10 月，三星展示了其在 CXL 本事方面的进展，CXL 是一种旨在提高 CPU、GPU 和内存之间数据传输恶果和速率的本事，有望不才一代 AI 和计较责任负载中施展要津作用，其磋商在 2024 年底前量产相宜 CXL 2.0 公约的 256GB CMM-D，且同联念念一说念完成了业界首个 128GB CMM-D CXL 内存模块长入考证。

又比如，在本年 11 月，三星共享了它在 PIM（内存处理）上的进展，这是一种新式 AI 芯片，可同期存储和处理数据，从而显着裁汰功耗，其于 2021 年开发了首款 HBM-PIM 芯片，将 AI 处理器集成到 HBM 芯片中以优化恶果，目下三星正在和 AMD 逢迎来鼓动这一本事的发展。

但三星和英特尔通常窘态的是，这些看起来率先的本事短时老实无法快速篡改阛阓中的竞争力云开体育，它给出了一张看似好意思好的蓝图，但若何样变为本质，这大约是很多东说念主实在柔和的。